# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

08-152865

(43) Date of publication of application: 11.06.1996

(51)Int.Cl.

G09G 3/28

H04N 5/66

(21)Application number: 07-041536

(71)Applicant : NEC CORP

(22) Date of filing:

01.03.1995

(72)Inventor: OBA MASATAKA

SANO YOSHIO

(30)Priority

Priority number: 06233351


Priority date: 28.09.1994

Priority country: JP

## (54) PLASMA DISPLAY PANEL DRIVE CIRCUIT

## (57)Abstract:

PURPOSE: To provide a drive circuit reducing reactive power when panel capacity is charged/discharged, saving the power consumption and realizing it with a less number of parts when a plasma display panel is driven. CONSTITUTION: This circuit is provided with a charge/discharge circuit part 2 connected to a capacity between scan/maintenance electrodes (panel capacity) CP of the plasma display panel 1 in parallel and combining a coil 8, FET switches 12, 13 and opposite current preventing diodes 10, 11 and a voltage clamping part 3 provided with four pieces of switches 4-7 connected to both ends of the panel capacity CP. A parallel resonance circuit is formed by the panel capacity CP and a series circuit of the coil 8 and the switches 12.



13, and by controlling respective switches 4-7 and 12, 13 with switch drive inputs IN1-IN6, the charge/discharge of the panel capacity CP is repeated.

[Date of request for examination]

01.03.1995

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

2755201

[Date of registration]

06.03.1998

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

#### (19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

FΙ

(11)特許出願公開番号

# 特開平8-152865

(43)公開日 平成8年(1996)6月11日

(51) Int.Cl.6

識別記号 庁内整理番号

技術表示箇所

G 0 9 G 3/28

B 4237-5H

J 4237-5H

H 0 4 N 5/66

101 B

審査請求 有 請求項の数8 OL (全 9 頁)

(21)出願番号

特願平7-41536

(22)出願日

平成7年(1995)3月1日

(31)優先権主張番号 特願平6-233351

(4.665)TC 0000E1

(32)優先日

平6 (1994) 9月28日

(33)優先権主張国

日本(JP)

(71)出願人 000004237

日本電気株式会社

東京都港区芝五丁目7番1号

(72)発明者 大場 雅高

東京都港区芝五丁目7番1号 日本電気株

式会社内

(72)発明者 佐野 與志雄

東京都港区芝五丁目7番1号 日本電気株

式会社内


(74)代理人 弁理士 京本 直樹 (外2名)

#### (54) 【発明の名称】 プラズマディスプレイパネルの駆動回路

#### (57)【要約】

【目的】 プラズマディスプレイパネルの駆動にあたり、パネル1の容量CPの充放電時の無効電力を削減して省電力化を図るとともに、少ない部品点数で実現する駆動回路を提供することにある。

【構成】 プラズマディスプレイパネル1の走査・維持電極間容量(パネル容量)CPに並列に接続され且つコイル8とFETスイッチ12,13および逆方向電流阻止用ダイオード10,11を組合せた充放電回路部2と、パネル容量CPの両端に接続される4個のスイッチ4~7を備えた電圧クランプ部3とを有する。これらパネル容量CPとコイル8およびスイッチ12,13の直列回路とで並列共振回路を形成し、各スイッチ4~7および12,13をスイッチ駆動入力IN1~IN6で制御することにより、パネル容量CPの充放電を繰り返す。



#### 【特許請求の範囲】

【請求項1】 プラズマディスプレイパネルの走査・維持 電極間容量に並列に接続し、且つ前記走査・維持電極間 容量の放電時に発生する共振電流で前記走査・維持電極 間容量を逆極性に再充電する、コイルと複数のスイッチ を組合せた充放電回路部と、前記走査・維持電極間容量 の両端の電圧を電源電圧値および前記電源電圧値の逆極 性値にクランプするために前記走査・維持電極間容量の 両端および電源間にそれぞれ接続する4個のスイッチを 少なくとも有し、前記走査・維持電極間容量および前記 10 ル20は、共にガラス材よりなる第一の絶縁基板21お 充放電回路部で並列共振回路を形成することを特徴とす るプラズマディスプレイパネルの駆動回路。

【請求項2】前記走査・維持電極間容量の両端および電 源間にそれぞれ接続される4個のスイッチのうちの2つ のスイッチに並列接続されるダイオードを有する請求項 1記載のプラズマディスプレイパネルの駆動回路。

【請求項3】2つのスイッチは、前記コイルに対し双方 向スイッチを形成した請求項1または請求項2記載のプ ラズマディスプレイパネルの駆動回路。

【請求項4】前記充放電回路部は、前記コイルに対しF 20 ETスイッチおよびダイオードの直列回路を2組並列接 続した請求項1または請求項2記載のプラズマディスプ レイパネルの駆動回路。

【請求項5】前記充放電回路部は、前記コイルに対し2 つのFETスイッチを逆極性で直列接続した請求項1ま たは請求項2記載のプラズマディスプレイパネルの駆動 回路。

【請求項6】前記電圧クランプ部の前記4つのスイッチ は、前記走査・維持電極間容量の同一端に接続される2 つのスイッチをそれぞれCMOSトランジスタで構成し 30 た請求項1または請求項2記載のプラズマディスプレイ パネルの駆動回路。

【請求項7】前記電圧クランプ部の前記4つのスイッチ および前記充放電回路部の前記2つのスイッチは、それ ぞれ異なるスイッチ駆動入力で制御し、前記走査・維持 電極間容量の充放電を繰返す請求項1または請求項2記 載のプラズマディスプレイパネルの駆動回路。

【請求項8】前記電圧クランプ部の前記4つのスイッチ のうち電源の接地側でない方の2つのスイッチに逆流防 止用のダイオードが各々直列に接続される請求項1また *40* は請求項2記載のプラズマディスプレイパネルの駆動回 路。

#### 【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明はプラズマディスプレイパ ネルの駆動回路に関し、特にパーソナルコンピュータや オフィスワークステーションあるいは壁掛けテレビ等に 用いられるドットマトリクスタイプのメモリ式交流(A C) 型プラズマディスプレイパネルの駆動回路に関す る。

[0002]

【従来の技術】従来、かかるプラズマディスプレイパネ ルは、絶縁基板間に走査電極や列電極等を格子状に配置 し、各交点に画素領域を形成することにより構成され

2

【0003】図6(a), (b) はそれぞれかかる従来 の一例を説明するためのプラズマディスプレイパネルの 平面図およびx-x'線断面図である。図 6 (a), (b) に示すように、従来のプラズマディスプレイパネ よび第二の絶縁基板22と、第一の絶縁基板21上に交 互に形成された透明な維持電極16aおよび透明な走査 電極16b並びにこれら維持電極16a,走査電極16 b上に形成され且つこれら両電極16a, 16bに十分 な電流を供給するための金属電極16cと、これら維持 電極16a乃至金属電極16cに直交配置するように第 二の絶縁基板22上に形成された列電極17と、維持電 極16 a, 走査電極16 bおよび金属電極16 cを覆う 絶縁層23aと、列電極17を覆う絶縁層23bと、H e, Xe等の放電ガスを充填する放電ガス空間26を確 保するとともに画素19を区切る隔壁17と、第二の絶 縁基板22の絶縁層23b上に形成され且つ放電ガスの 放電により発生する紫外光を可視光に変換する蛍光体 2 4と、第一の絶縁基板21の絶縁層23a上に形成され 且つこの絶縁層23aを放電から保護するためにMgO 等よりなる保護層25とで構成される。このパネル20 において、縦および横の隔壁18で囲まれた区画が画素 19となり、この画素19毎に蛍光体24を3色に塗り

【0004】図7は図6(a), (b) における電極配 置に着目したプラズマディスプレイパネルの平面図であ る。図7に示すように、プラズマディスプレイパネル2 0の電極のみに着目すると、第一の絶縁基板21と第二 の絶縁基板22間に維持電極(Cı, C₂・・・・ C<sub>n</sub>) 16a, 走査電極 (S<sub>1</sub>, S<sub>2</sub> · · · , S<sub>n</sub>) 1 6 b と 列電極 (D<sub>1</sub> , ・・・, D<sub>n-1</sub> および D<sub>2</sub> , ・・ ・, D。) 17とが画素19を形成する位置で交叉して いる。しかも、これら第一の絶縁基板21と第二の絶縁 基板22は、張り合わせることによりシール部27を形 成する。このシール部27は内部に放電ガスを封入し、 気密にシールされる。

分ければ、カラー表示のプラズマディスプレイが得られ

る。尚、図6(b)において、ディスプレイの表示方向

は、上面あるいは下面のいずれでも可能であるが、この

例の場合は下面の方が好ましい。

【0005】かかるプラズマディスプレイパネルを駆動 するときは、走査電極16bに走査パルスを印加し、列 電極17に同じタイミングでデータパルスを印加して書 き込み放電を行わせると、その後は隣合う維持電極(例 えばC<sub>1</sub> ) 16 a と走査電極 (例えばS<sub>1</sub> ) 16 b の間 50 に交互に印加する維持パルスにより維持放電が持続され

3

る。このとき、放電ガスにより紫外光が放出され、これ により蛍光体〔図6(b)の24〕が刺激されて可視光 を放出するので、所望の表示発光が行われる。逆に、放 電を停止するには、維持パルスよりも電圧が低いかパル ス幅の極端に狭い消去パルスを維持電極16aと走査電 極16bの間に印加するだけでよい。

【0006】しかしながら、AC型プラズマディスプレ イパネルは、面放電電極間および対向放電電極間共に誘 電体層が存在するので、コンデンサを形成してしまう。 すなわち、かかるパネルはエレクトロルミネセンス(E 10 L) パネルほどではないが、大きな容量を持つことにな る。このような電極に維持パルスを印加すると、電極間 容量を充放電させる際、パネル容量をCP ,電源電圧を VSとしたとき、電源から供給されるエネルギーPは  $P = C_P \times V S^2 \cdot \cdots \cdot (1)$ 

となる。従って、立ち上がり時に電源より供給されるエ ネルギーPは、抵抗での損失分〔(1/2) C<sub>r</sub>×VS <sup>2</sup> 〕と、パネル容量に充電される分〔(1/2)C,× VS<sup>2</sup> 〕との和になる。また、立ち下がり時にパネル容 量より放電されるエネルギーは、抵抗での損失分〔(1 20 /2) C<sub>P</sub> ×VS<sup>2</sup> 〕となる。

【0007】通常の駆動回路では、電源から供給された エネルギーPは、上述の(1)式で表わされるが、1パ ルス毎にすべてスイッチング素子の抵抗分やパネルの抵 抗分で消費、すなわち損失されていることになり、放電 には全く関与していない。この放電に関与しないでパネ ル容量C<sub>P</sub>の充放電時に消費される無効電力P'は、  $P' = P \times f = C_P \times VS^2 \times f$ となる。尚、ここで f は実駆動時の駆動周波数である。

【0008】このため、大型パネルの駆動にあたって は、パネルサイズの増加と共にパネル容量C。 が増加 し、駆動周波数 f も高くなるので、無効電力損失も大き くなる。その結果、全体の消費電力の増大が小型パネル の場合と比較して無視できないものとなる。また、大型 パネルでは負荷容量の一層大きな電源が必要になり、電 源回路自体も大きくなってしまう。従って、大型パネル になればなる程、消費電力を削減できるプラズマディス プレイパネル電極の駆動回路を採用すれば、その効果が 大きいことになる。

プレイパネル電極の駆動回路は、例えば特公昭56-3 0730号公報、特開昭62-192798号公報ある いは特開昭63-101897号公報等に開示されてい る。

【0010】図8はかかる従来の一例を示すプラズマデ ィスプレイパネルの駆動回路図である。図8に示すよう\*

 $P'' = \{ (t r 1 \times R) / (4 \times L) \} \times C_{P} \times VS^{2} \cdots (2)$ 

このため、上述した電荷回収を行わない(1)式の回路 と比較すると、( $tr1 \times R$ )/( $4 \times L$ )分だけ電力 損失が少ないことが分かる。

\*に、この駆動回路は、走査電極側駆動回路部37と、こ の走査電極側駆動回路部37と同一構成の維持電極側駆 動回路部38とからなり、双方の回路部37,38はパ ネル電極間容量CPにより結合される。ここでは、走査 電極側駆動回路部37を代表して回路構成およびその動 作を説明する。

【0011】まず、走査電極側駆動回路部37はパネル の走査電極〔A点〕(維持電極側駆動回路部38の時は 維持電極〔B点〕) にコイル34を接続し、そのコイル 34の両端に4個のFETスイッチ30, 32, 35, 36を接続するとともに、2個のFETスイッチ30. 32の一端には電荷回収用コンデンサ29を共通接続し た構成である。尚、28,31,33はダイオードであ

【0012】この走査電極側駆動回路部37において は、コイル34とパネル容量CPとで直列共振を起こさ せることにより共振周期の1/2の期間にパネル容量C Pの電荷を充放電させる。一方、電荷回収用コンデンサ 29にパネル容量CPが充電される電圧VSの約1/2 の電圧を外部から印加して1回の走査電極パルス(維持 電極側駆動回路部38の時は維持電極パルス)でパネル 容量CPへの充放電に使用したエネルギーをコンデンサ 29に回収(電荷回収)させることにより、次の走査電 極パルスでパネル容量CPの充電に使用し、電源線VS から新たに供給される電力を削減させる。

【0013】図9は従来のパネル駆動を説明するための パルス波形図である。図9に示すように、波形Aは前述 した図7の走査電極側駆動回路部37におけるA点での 走査電極パルス、波形Bは同様に図7の維持電極側駆動 回路部38におけるB点での維持電極パルスをそれぞれ 表わす。また波形Cは、面放電電極間の動作をわかりや すいようにするために示した走査電極パルスA・維持電 極パルスBの合成波形である。この波形Cは、+VSと - VSの電圧変化の間でパルスの出力されていない期間 にはゼロ電位にクランプされる。尚、期間 t f 1 はパル スの立ち下がり時間、期間 t r 1 はパルスの立ち上がり 時間である。

【0014】上述した走査電極側駆動回路部37のパネ ル容量CPにおける1サイクルでの電力損失P"は、走 【0009】かかる消費電力を削減したプラズマディス 40 査電極パルスA (あるいは維持電極パルスB) の立ち上 がり時間を t r 1、駆動回路部37のスイッチング素子 30または32とパネルの抵抗分の直列抵抗をR、コイ ル34のインダクタンスをしとすると、次の(2)式が 成り立つ。

[0015]

【0016】また、各パルスの立ち上がり時間 t r 1, 立ち下がり時間 t f 1 とコイル 3 4 のインダクタンス L 50 およびパネル容量CPの容量値Cァとの間には、次の 5

(3) 式の関係がある。

[0017]

\* t r 1 = t f 1 =  $\pi \times \{ (L \times C_P)^{1/2} \}$  ..... (3)

6

この(3)式を上述した(2)式に代入すると、

 $P'' = (\pi/4) \times R \times \{ (C_P/L)^{1/2} \} \times C_P \times VS^2 \cdots (4)$ 

となる。従って、コイル34のインダクタンスLが大き い程、損失が少ないことになる。

#### [0018]

【発明が解決しようとする課題】上述した従来のプラズ マディスプレイパネルの駆動回路は、プラズマディスプ レイパネルの走査電極と維持電極の双方とも独立した回 路が必要であり、しかもパネルの大型化に伴う駆動電極 10 の増大により必要な回路数が増えていくため、部品点数 が多くなってしまうという欠点がある。

【0019】特に、共振用のコイルは、100KHz近 い高周波で動作させるので、周波数特性に優れているこ と、およびパネル容量の充放電の際に大きなピーク電流 が流れるので、直流重畳特性を十分取れることが必要で ある。この理由から、コイルには外形が大きい空芯コイ ルが使用されるが、実装回路においては、この空芯コイ ルが大きく部品スペースを占めることになる。

【0020】また、かかる駆動回路では、その起動時に 20 ように構成される。 おいて、電荷回収用のコンデンサが電解コンデンサであ るため容量が大きく、安定状態に達するまでに時間を要 するという欠点がある。すなわち、電源起動時は電荷が 空のため、駆動電圧がパネル容量を充電する電圧(V S) の半分の電圧 (VS/2) に達するまでに時間がか かる。従って、駆動回路を早期に安定して動作させるた めには、予めVS/2の電圧を外部から供給するような もう1系統別の電源を用意するか、電荷回収用のコンデ ンサにキックパルスを別に供給するような起動回路を設 ける必要がある。

【0021】本発明の目的は、かかる省電力化のために 無効電力を削減するとともに、少ない部品点数で実現す るプラズマディスプレイパネルの駆動回路を提供するこ とにある。

#### [0022]

【課題を解決するための手段】本発明のプラズマディス プレイパネルの駆動回路は、プラズマディスプレイパネ ルの走査・維持電極間容量に並列に接続され且つ前記走 査・維持電極間容量の放電時に発生する共振電流で前記 走査・維持電極間容量を逆極性に再充電するコイルと2 つのスイッチを組合せた充放電回路部と、前記走査・維 持電極間容量の両端の電圧を電源電圧値および前記電源 電圧値の逆極性値にクランプするために前記走査・維持 電極間容量の両端および電源間にそれぞれ接続する4個 のスイッチを備えた電圧クランプ部とを有し、前記走査 維持電極間容量および前記充放電回路部で並列共振回 路を形成するように構成される。

【0023】また、本発明のプラズマディスプレイパネ ルの駆動回路は、前記電圧クランプ部の4個のスイッチ のうち、少なくとも2つのスイッチにおいて、並列接続 50 向スイッチを形成する。すなわち、このパネル容量CP

されるダイオードを有する。 【0024】また、本発明のプラズマディスプレイパネ ルの駆動回路は、前記充放電回路部を、前記コイルに対

しFETスイッチおよびダイオードの直列回路を2組並 列接続したり、あるいは2つのFETスイッチを逆極性 で直列接続して構成する。

【0025】更に、本発明のプラズマディスプレイパネ ルの駆動回路は、前記電圧クランプ部の4つのスイッチ を形成するにあたり、前記走査・維持電極間容量の同一 端に接続される2つのスイッチをそれぞれCMOSトラ ンジスタで構成される。

【0026】また更に、本発明のプラズマディスプレイ パネルの駆動回路は、前記電圧クランプ部の前記4つの スイッチおよび前記充放電回路部の前記2つのスイッチ を駆動するにあたり、それぞれ異なるスイッチ駆動入力 で制御して前記走査・維持電極間容量の充放電を繰返す

#### [0027]

【作用】本発明は、コイル、FETスイッチおよび逆方 向電流阻止用ダイオードで構成される回路をパネル容量 と並列に接続して並列共振回路を形成し、さらにパネル 容量の両端に電源線あるいは接地線に接続された4個の スイッチを接続する。このパネル容量の充放電の度に並 列共振回路と4個のスイッチの組み合わせにより共振を 起こさせ、パネルの充電に使用した電荷はそのままパネ ル自身に回収させて次の充放電に使用する。このように 30 すると、電源線から供給されるパネルの充放電電力が減 るので、駆動に要する消費電力を小さくできる。

【0028】また、本発明はパネル容量の両端が電源線 や接地線に直接接続されず、電源電圧の2倍の振幅で回 路を動作させているため、走査電極と維持電極間でみる と、1回路で動作できることになり、部品点数を削減す ることになる。しかも、電源線は1系統で済み、特別な 起動回路を要しない。

#### [0029]

【実施例】次に、本発明の実施例について図面を参照し て説明する。図1は本発明の一実施例を示すプラズマデ ィスプレイパネルの駆動回路図である。図1に示すよう に、本実施例はプラズマディスプレイパネル1の走査電 極と維持電極間の容量をパネル容量CPとして表わし、 この容量 С Р に並列に充放電回路部 2 と電圧クランプ部 3とを有する。特に、充放電回路部2はパネル1の電極 間容量CPに並列に接続され且つこの電極間容量CPの 放電時に発生する共振電流で逆極性に再充電するコイル 8と2つのスイッチ12, 13を組合せて構成される。 これら2つのスイッチ12,13はコイル8に対し双方

の一方の側には、NチャネルFETによって形成し且つ各ゲートに供給される異なったスイッチ駆動入力IN5,IN6で制御される2つのスイッチ12,13と、それぞれの2つのスイッチ12,13に直列接続された逆方向電流阻止用ダイオード10,11との直列回路が接続され、またパネル容量CPの他方の側には、コイル8および抵抗9の並列回路の一端が接続される。さらに、この並列回路の他端はダイオード10,11の他端が共通に接続される。上述したパネル1の電極間容量CPと充放電回路2とは、並列共振回路を形成する。

【0030】一方、電圧クランプ部3は容量CPの両端と接地および電極(-VS)間に接続される4つのスイッチ4~7とから構成される。また、スイッチ4,6およびスイッチ5,7は共にCMOS型回路構成のPチャネルFETおよびNチャネルFETを用い、それぞれのスイッチ4~7は各ゲートに供給される異なるスイッチ駆動入力IN1~IN4で制御される。この電圧クランプ部3は容量CPの両端電圧を電源電圧値(-VS)および電源電圧値の逆極性値(VS)にクランプする機能を備えている。

【0031】また、上述した充放電回路部2のコイル8 に並列接続される抵抗9は、波形の振動を防止するため に設けられたダンピング抵抗である。

【0032】本実施例においては、パネル1の容量CPおよび充放電回路部2のコイル8等で並列共振回路を形成して並列共振を行わせる一方、各スイッチ4~7の動作によりパネル容量CPの充放電を繰り返すことにより、無効電力を減らすものである。

【0033】図2は図1におけるパネルの駆動電圧および駆動電流波形の特性図である。図2に示すように、I 30 N $1\sim I$  N6 はそれぞれ図1におけるスイッチ $4\sim 7$  おび F E T スイッチ12, 13 を動作させる入力波形であり、V C P はパネル容量 C P の両端電圧波形、I L はコイル8に流れる電流波形を表わす。尚、6 個のスイッチを駆動するスイッチ駆動入力波形I N $1\sim I$  N6 についてみると、I N1 とI N4、I N2 とI N3 は互いに反転した信号であるため、インバータを用いることにより4 種類の入力波形があればよい。

【0034】具体的には、スイッチ駆動入力波形IN1がMOSFETスイッチ4のゲートにゲート・ソース間 40電圧として供給されると、スイッチ4は期間 a と期間 a とでオンし、期間 b, c, dでオフとなる。また、スイッチ駆動入力波形IN2, IN3がそれぞれMOSFETスイッチ5, 6のゲートにゲート・ソース間電圧として供給されると、スイッチ5, 6は期間cでオンし、その他の期間 a ′, b, d, a でオフとなる。同様に、スイッチ駆動入力波形IN4がMOSFETスイッチ7のゲートにゲート・ソース間電圧として供給されると、スイッチ7は期間 a ′ と期間 a とでオンし、期間 b, c, dでオフとなる。一方、スイッチ駆動入力波形IN50

5がMOSFETスイッチ12のゲートにゲート・ソース間電圧として供給されると、スイッチ12は期間 bでオンし、その他の期間でオフとなり、またスイッチ駆動入力波形 IN6がMOSFETスイッチ13のゲートにゲート・ソース間電圧として供給されると、スイッチ13は期間 dでオンし、その他の期間でオフとなる。

【0035】このパネル駆動の1周期は、期間aから期間dまでであるが、図示のとおり、電源を投入したとき(t=0のとき)には、パネル容量CPに電荷が全く充電されていないので、動作が異なる。すなわち、ここでは期間bの前に期間a′を設けている。以下、図3を用いてクランプ動作を具体的に説明する。

【0036】図3(a)~(e)はそれぞれ図2における各期間の回路動作説明図である。まず、図3(a)に示すように、期間a´において、起動時のt=0ではパネル1の容量CPに電荷が全く充電されていないが、しかる後スイッチ4,7を閉じると、パネル容量CPは接地と電源(-VS)間に接続されるので、図示の極性で充電電流I $\varepsilon$ が流れ、パネル容量CPに電荷が充電される。尚、スイッチ5,6およびFETスイッチ12,13は開放状態にあり、以下同様に特に説明しないスイッチは、開放されているものとする。

【0037】次に、図3(b)に示すように、期間bではスイッチ4,7を開き、所定の時間を経過後にスイッチ12を閉じると、コイル8に向かって放電電流を流す。このとき、コイル8には逆起電力が発生して共振電流ILが流れる。しかる後、パネル容量CPを流れる電流が零に達すると、パネル容量CPに印加される電圧VCPは最大の逆電圧(-VS)となる。

(0 【0038】ついで、図3(c)に示すように、期間 c ではパネル容量CPに最大の逆電圧(-VS)が印加されたときにスイッチ12を開き、スイッチ5,6を閉じると、パネル容量CPのスイッチ6側は電源電圧(-VS)にクランプされる。このときのパネル容量CPの極性は図3(a)の期間 a とは逆極性になっている。

【0039】さらに、図3(d)に示すように、期間dではスイッチ5,6を開き、所定の時間を経過後にスイッチ13を閉じると、パネル容量CPに蓄えたエネルギーをコイル8で放電させる。すなわち、期間bとは逆向きの電流ILが流れる。一方、パネル容量CPの電位VCPは上がり、この電位が零になるときにコイル8に最大電流が流れる。従って、パネル容量CPは逆極性に再充電される。

【0040】最後に、図3(e)に示すように、期間 a ではコイル8の逆起電力によりパネル容量CPに逆向極性の充電が終了すると、スイッチ13を開き、スイッチ4,7を閉じると、パネル容量CPの電荷は次のサイクルまで保持される。以後は、期間 a から期間 d までの繰り返し動作を行う。

【0041】上述した本実施例によれば、パネル容量C

P, コイル8および各スイッチのタイミングを制御した 共振動作により、パネル容量CPの充放電電力を削減 し、次のサイクルまでの間に、前のサイクルの無効電力 の大部分を且つ少ない部品点数で回収することができ る。

【0042】具体的に、本実施例の消費電力の削減につ\*

 $\eta = \{1 - P / (C_P \times VS^2 \times f)\} \times 100 (\%) \cdots (5)$ 

例えば、図1のコイル8を $1\mu$ H,電源電圧値VS=-160V, パネル容量C<sub>P</sub> = 4500pFとして、消費 の値が得られる。

【0044】また、コイル8のインダクタンス値を大き くしていくと、(4)式より電力消費が減少するため、

(5) 式から回収率ηが向上することがわかる。すなわ ち、このことはコイル8のインダクタンス値が大きくな ると、パネル容量CPの充放電時に流れる電流が減少し ていくので、パネルの抵抗分、コイル8の内部抵抗やM OSFETスイッチ4~7のオン抵抗などによる抵抗分 〔R〕の電力損失が減少するためである。

【0045】図4は本発明の他の実施例を示すプラズマ 20 ディスプレイパネルの駆動回路図である。図4に示すよ うに、本実施例は前述した図1の実施例と同一の部品は 同一の番号あるいは符号を用いており、また回路動作の 基本は同じである。異なる点は、パネル1の容量CPに 対して並列共振回路を形成するための充放電回路部2に おいて、FETスイッチ12, 13を直列接続したこと にある。すなわち、パネル1のパネル容量CPに並列接 続される充放電回路部2においては、コイル8に対しN チャネルFETを用いた2つのFETスイッチ12、1 3 を逆極性で直列接続する。これらのFETスイッチ1 2, 13には内蔵ダイオード10a, 11aがあり、F ETスイッチ12、13のソースからドレインに向けて 並列に接続されている。これらのダイオードを利用する ことにより、図1のダイオード10,11を省略するこ とができ、部品点数を削減することができる。

【0046】また、かかる他の実施例における無効電力 の回収率 η も、前述した一実施例と同様に向上させるこ とができる。

【0047】図5は本発明のパネル駆動を説明するため のパルス波形図である。図5に示すように、このパルス 40 波形は前述した図9の従来例の波形Cに対応し、走査・ 維持両電極間で見た維持パルス波形である。前述した波 形 C が + V S と - V S の電圧変化の間でパルスの出力さ れていない期間にはゼロ電位にクランプされるのに対 し、本実施例の波形はゼロ電位にクランプされず、直接 + V S と - V S の間でクランプ動作をする。かかる波形 の立ち下がり時間 tf3は、前述した波形Cの立ち上が り時間 tr 1 と立ち下がり時間 tf 1 を加算した時間と 同じになるように設定する。同様に、立ち上がり時間t r3も設定される。

\*いて検討する。まず、電源線の電圧VSと流入する直流 電流との積より消費電力Pを求め、また従来の駆動回路

の消費電力としてのC<sub>P</sub> × V S<sup>2</sup> × f も求めて無効電力 の回収率 $\eta$ を算出すると、回収率 $\eta$ は、次の(5)式の とおり求められる。

10

[0043]

【0048】図10は本発明のさらに異なる実施例であ る。図10においては図1に対してダイオード14、ダ 電力削減効果としての回収率 $\eta$ を求めると、60%以上 10 イオード15、ダイオード<math>41、ダイオード42が追加 されている。図2のILに示されている基本電流波形に 対してさらに高周波の寄生振動が発生することを防止す るために、これらのダイオードを利用することが出来 る。これらのダイオードは図10に示したように必ずし も4個用いる必要はなく、ダイオード41とダイオード 42だけでも効果がある。あるいはダイオード14とダ イオード14だけでも効果がある。

> 【0049】図11は本発明のさらに異なる実施例であ る。図11においては図1に対してダイオード43、ダ イオード44が追加されている。これらのダイオードは FETスイッチ6やFETスイッチ7に逆方向電流が流 れることを防止する働きがある。

【0050】プラズマディスプレイパネルの駆動におい ては、パネル前面に維持パルス電圧よりもさらに大きな 電圧を印加することにより、パネル前面を一度強制的に 放電させ、書込放電を起こりやすくするためのプライミ ングパルスを用いることがある。この場合に、図12の ように、例えばFETスイッチ6とともに、プライミン グパルスを発生するためのFETスイッチ45を設置す 30 る。この時、ダイオード43を設けることによりFET スイッチ6の寄生ダイオード46を通して、貫通電流が 流れることを防止できる。すなわち、維持パルス電圧よ りさらにマイナス電圧のプライミングパルス(ピーク電 圧-VP)を発生させるためにFETスイッチ45がオ ンとなったとき、FETスイッチ6の寄生ダイオード4 6を通してFETスイッチ45に向けて無用の短絡電流 I'が流れること防止できる。

【0051】なお、以上の実施例では電流をオン・オフ するスイッチとしてFETスイッチを用いた場合を例に とって説明したが、スイッチとしてはFETではなくバ イポーラトランジスタやサイリスタなど、FET以外の スイッチ素子を応用してもよいことは言うまでもない。

【0052】また、以上の本発明の実施例では、パルス 容量CPをクランプする電圧レベルとして、接地とマイ ナス電圧(電圧値は-VS)を用いた場合を述べた。し かしこれに限らず、従来例と同じように接地とプラス電 圧(電圧値はVS)でクランプしてもよいことは言うま でもない。この場合は本発明の実施例において接地をプ ラス電圧に読み変え、-VSのマイナス電圧を接地に読

50 み変えればよい。

[0053]

【発明の効果】以上説明したように、本発明のプラズマディスプレイパネルの駆動回路は、パネル容量に並列に接続される充放電回路部と、4個のスイッチを備えた電圧クランプ部とを有し、パネル容量および充放電回路部で並列共振回路を形成することにより、維持電極パルスを印加したときに、パルス容量の充放電において発光に寄与しない無効電力の発生を抑え、パネル容量とコイルの共振現象で誘起された電圧による電荷をパネル自体に再蓄積し、次の維持電極パルスのサイクルでパネル容量 10の再充電に使用することができるので、パネルの充放電に要する消費電力を低減できるという効果がある。すなわち、無効電力を削減することができる。

【0054】また、本発明の駆動回路は、パネルの走査 電極および維持電極それぞれに共通駆動とし、しかも1 系統の電源のみで駆動できるので、回路構成を簡略化で き、少ない部品点数で実現できるという効果がある。

【図面の簡単な説明】

【図1】本発明の一実施例を示すプラズマディスプレイ パネルの駆動回路図である。

【図2】図1におけるパネルの駆動電圧および駆動電流 波形の特性図である。

【図3】図2における各期間の回路動作説明図である。

【図4】本発明の他の実施例を示すプラズマディスプレイパネルの駆動回路図である。

【図 5】本発明のパネル駆動を説明するためのパルス波 形図である。 【図 6】従来の一例を説明するためのプラズマディスプレイパネルの平面およびx-x′線断面を表す図である

12

【図7】図6の電極配置に着目したプラズマディスプレイパネルの平面図である。

【図8】従来の一例を示すプラズマディスプレイパネルの駆動回路図である。

【図9】従来のパネル駆動を説明するためのパルス波形図である。

0 【図10】本発明の他の実施例を示すプラズマディスプレイパネルの駆動回路図である。

【図11】本発明の他の実施例を示すプラズマディスプレイパネルの駆動回路図である。

【図12】図11の実施例の応用例を示すプラズマディスプレイバネルの駆動回路図である。

【符号の説明】


- 1 パネル
- 2 充放電回路部
- 3 電圧クランプ部
- 20 4~7, 12, 13, 45 FETスイッチ
  - 8 コイル
  - 9 抵抗

10, 11, 14, 15, 41, 42, 43, 44 ダイオード


IN1~IN6 入力端子

CP パネル容量


[図1]




[図5]




【図2】











# 【図11】



## 【図10】



[図12]

